浮点单元部分依然是2条执行管线，乱序指令调度，但是原生128bit浮点单元现在可以执行更复杂的操作，并通过加倍dumping支持256bit AVX指令。

另外，L1数据缓存还是32KB，但是AMD做了存储/载入优化，现在它也可以通过128bit通道连接浮点单元。

L2缓存部分AMD也做了较大调整，这也是与Bobcat架构区别较大的地方。2MB缓存被一条L2界面分成4部分512KB的区块，每部分L2D都是独占的，这一设计其实跟刚刚介绍过的Steamroller架构的动态L2缓存差不多，以1/4隔断按需分配L2缓存，不用的就可以关闭以节省能耗，主要目的就是省电，特别是对美洲豹这样面向便携平台设计的处理器来说，节能降耗对提升续航意义重大。

另外，为了节能AMD还为美洲豹的每个内核增加了C6状态，可以独立启用或者关闭。

至于性能提升，AMD称IPC(每周期指令)性能提升了15%，其中频率提升贡献了10%，换句话说架构设计带来的性能提升微乎其微，美洲豹的目标应该集中在升级制程，降低功耗，提升续航，减少核心面积等方面，反正性能也不是这类处理器的主要出发点。

美洲豹处理器将在明年发布，不过Intel明年也会发布22nm工艺的新一代Atom处理器Valleyview，后者在制程上及SOC上很有优势，二者的遭遇战又会如何呢?