IBM的科学家发布了一种比现有SRAM快两倍、能够达到6GHz以上速度的嵌入式SRAM芯片组原型。这种嵌入式SRAM用以保存由处理器频繁存取的资料，存取的速度越快，从SRAM到CPU的资料交换就越快。 
  
      IBM旗下T. J. Watson研究中心的研究小组成员Rajiv V. Joshi表示：“在制程技术遵循摩尔定律降低电子组件尺寸，以实现更高的密度的过程中，制程存在的变异性使这个任务越来越难达成。”研究人员一直在寻找克服制程变异性影响的方法，特别是当一个组件被放置在大量组件之中时，组件的接通(turn-on)特性存在各种变异，会使内存遗失已储存的资料，使它们表现“不稳定”。 
  
      为了改善SRAM单元(cell)的稳定性，研究人员已经提出了各种不同的技术，如以读/写作业为基础的动态(dynamic)或双单元(dual-cell)电源，或把更多的晶体管添加到6晶体管SRAM单元之中。IBM的研究人员亦展示了一种可免除“半选(half select)”问题、以硬件为基础的新式解决方案，能透过8T SRAM数组改善多端口应用的Vmin并提高性能。
 
       半选问题产生的原因，是当字符线(word line)在内存行数选择(column select)关闭时打开，导致稳定性变差。而新式的写入位(write-byte)概念会产生本地写入(local-write)的字符线，这些字符线只有当已选模块的写入控制接通时才被选中，因而避免了半选干扰问题。因此，独立的读入埠会在读入期间避免半选，而写入位则能在写入期间避免半选。 
  
       芯片内建的边缘撷取(edge-capture)电路则首次被用于测量芯片内的讯号参数，如字符线脉冲宽度，以及校准SRAM单元的性能。芯片内建的脉冲特征撷取技术显示，可以测出50到60ps宽的微小脉冲，因而可以精确地判定SRAM单元执行的速度有多快。IBM的这种芯片是以65纳米绝缘层上覆硅(SOI)制程制造。